后者则在信号频率高时成为主要影响因素

 无线鼠标     |      2021-05-05 05:47

demi的头像

demi 宣布于:周五, 04/17/2020 - 15:20 ,要害词:

1.电阻电容封装形式如何选择,有没有什么原则?好比,同样是104的电容有0603、0805的封装,同样是10uF电容有3216,0805,3528等封装形式,选择哪种封装形式较量符合呢?

我看到的电路里常用电阻电容封装:
电容:
0.01uF大概的封装有0603、0805
10uF的封装有3216、3528、0805
100uF的有7343
320pF封装:0603或0805
电阻:
4.7K、10k、330、33既有0603又有0805封装。

请问怎么选择这些封装?

答:贴片的封装主要有:0201 1/20W 0402 1/16W 0603 1/10W 0805 1/8W 1206 1/4W

电容电阻外形尺寸与封装的对应干系是: 0402=1.0x0.5 0603=1.6x0.8 0805=2.0x1.2 1206=3.2x1.6 1210=3.2x2.5 1812=4.5x3.2 2225=5.6x6.5
电容自己的巨细与封装形式无关,封装与标称功率有关。它的长和宽一般是用毫米暗示的。可是型号是回收的英寸的暗示要领。

选择符合的封装第一要看你的PCB空间,是不是可以放下这个器件。一般来说,封装大的器件会较量自制,小封装的器件因为加工进度要高一点,有大概会贵一点,然后封装大的电容耐压值会比封装小的同容量电容耐压值高,这些都是要按照你实际的需要来选择的,别的,小封装的元器件对贴装要求会高一点,好比 SMT呆板的精度。如手机内里的电路板,因为空间有限,事情电压低,就可以选用0402的电阻和电容,而大容量的钽电容就多为3216等等大的封装

2.有时候两个芯片的引脚(如芯片A的引脚1,芯片B的引脚2)可以直接相连,有时候引脚之间(如A-1和B-2)之间却要加上一片电阻,如22欧,请问这是为什么?这个电阻有什么浸染?电阻阻值如何选择?

答:这个电阻一般是串电阻,拿来做阻抗匹配的,虽然也可以做降压用,用于3.3V I/O 毗连2.5V I/O雷同的应用上面。阻值的选择要当真看Datasheet,来计较

3.藕合电容如何部署?有什么原则?是不是每个电源引脚部署一片0.1uf?有时候看到0.1uf和10uf连系起来利用,为什么?

答:电容接近电源脚。

增补一点观点:

在两个芯片的引脚之间串通一个电阻,一般都是在高速数字电路中,为了制止信号发生振铃(即信号的上升或下降沿四周的跳动)。道理是该电阻耗损了振铃功率,也可以认为它低落了传输线路的Q值。

凡是在数字电路设计中要真正做到阻抗匹配是较量坚苦的,原因有二:1、实际的印制板上连线的阻抗受到面积等设计方面的限制;2、数字电路的输入阻抗和输出阻抗不象模仿电路那样根基牢靠,而是一个非线性的对象。

实际设计时,我们常用22到33欧姆的电阻,实践证明,在此范畴内的电阻可以或许较好地抑制振铃。可是事物老是两面的,该电阻在抑制振铃的同时,也使得信号延时增加,所以凡是只用在频率几兆到几十兆赫兹的场所。频率过低无此须要,而频率过高则此法的延时会严重影响信号传输。别的,该电阻也往往只用在对信号完整性要求较量高的信号线上,譬喻读写线等,而对付一般的地点线和数据线,由于芯片设计总有一个稳按时间和保持时间,所以纵然有点振铃,只要真正产生读写的时刻已经在振铃今后,就无甚大影响。

前面已经增补了一点,再增补一点:关于接地问题。

接地是一个极其重要的问题,有时干系到设计的成败。

首先要明晰的是,冰球突破,所有的接地都不是抱负的,在任何时候都具有漫衍电阻与漫衍电感,前者在信号频率较低时起浸染,后者则在信号频率高时成为主要影响因素。由于上述漫衍参数的存在,信号在颠末地线的时候,会发生压降以及磁场。若这些压降或磁场(以及由该磁场引起的感到电压)耦合到其它电路的输入,就大概会被放大(模仿电路中)或影响信号完整性(数字电路中)。所以,一般要求在设计时就思量这些影响,有一个大抵的原则如下:

1、在频率较低的电路中(尤其是模仿电路或模数殽杂电路中的模仿部门),回收单点接地,即各级放大器的地线(包罗电源线)别离接到电源输出端,成为星形毗连,而且在这个星的节点上接一个大电容。这样做的目标是制止信号在地线上的压降耦合到其他放大器中。

2、在模仿电路中(尤其是小信号电路)要制止呈现地线环,因为环状的地线会发生感到电流,此电流造成的感到电势是很多滋扰信号的来历。

3、假如是纯真的数字电路(包罗模数殽杂电路中的数字部门)且信号频率不高(一般不高出10兆),可以共用一组电源与地线,可是必需留意每个芯片的退耦电容必需接近芯片的电源与地引脚。